Utilice búferes de reloj diferencial con fluctuación aditiva ultrabaja para arquitecturas de temporización precisas

Los modernos sistemas inalámbricos, digitales de alta velocidad, industriales e integrados dependen de relojes de sistema de precisión, pero las arquitecturas de temporización cada vez más complejas dificultan la distribución de señales limpias sin acumular fluctuaciones, lo que aumenta el ruido de fase de radiofrecuencia (RF), reduce los márgenes de temporización de la interfaz y disminuye la precisión de medición y control.

A medida que los árboles de reloj crecen para soportar aplicaciones más complejas con mayores demandas de fanout y diversos requisitos de formato de entrada/salida, los diseñadores necesitan componentes de distribución más versátiles que puedan seguir manteniendo la precisión de temporización necesaria.

Este artículo analiza los desafíos a los que se enfrentan los diseñadores de arquitecturas de distribución de temporización de precisión. A continuación, presenta los búferes de reloj diferencial de Skyworks Solutions y muestra cómo pueden utilizarse para superar estos retos.

Cómo un diseño cuidadoso aborda los desafíos del árbol del reloj

Los diseños de sistemas siguen haciéndose más complejos en diversas áreas de aplicación, lo que plantea a los diseñadores desafíos correspondientemente mayores a la hora de suministrar con precisión señales de reloj de referencia a través de redes de circuitos más grandes sin comprometer el rendimiento ni añadir costos. Por ejemplo, en las redes de nivel empresarial y en las aplicaciones de centros de datos, los sólidos árboles de distribución de reloj deben soportar tejidos de conmutación, sincronización multidominio y conversión del reloj entre subsistemas. En los sistemas informáticos que utilizan interconexiones de alto rendimiento como PCI Express, un rendimiento fiable depende del cumplimiento de unos márgenes de temporización ajustados. En los sistemas industriales y empotrados, la señalización precisa del reloj es fundamental para la adquisición de datos de precisión y los bucles de control.

En cada una de estas aplicaciones, los búferes de reloj desempeñan un papel central en la propagación del reloj de referencia a través del árbol de relojes. Al hacerlo, se espera que funcionen a través de múltiples formatos de señalización y dominios de tensión al tiempo que minimizan la fluctuación aditiva, que es la fluctuación incremental aportada por un búfer de reloj en cada etapa del árbol de reloj. La fluctuación aditiva se ve afectada por factores como la tasa de variación, el formato de salida, la tensión de alimentación y las características de rendimiento del búfer de reloj.

Tasa de variación: Aunque un búfer de reloj ideal conmuta a un umbral de tensión constante, el umbral de conmutación de los dispositivos del mundo real puede variar dentro de una ventana (figura 1). Cuanto más lenta sea la tasa de variación de la entrada, más tardará la señal en alcanzar el umbral real antes de que el búfer conmute, induciendo una fluctuación aditiva en la salida.

Figura 1: La tasa de variación de entrada influye en la fluctuación aditiva al afectar al tiempo que una señal permanece dentro de la región de umbral de conmutación del búfer. (Fuente de la imagen: Skyworks)

Formato de salida: Las distintas familias lógicas presentan niveles variables de fluctuación aditiva porque conducen señales con oscilaciones de tensión, velocidades de flancos y comportamientos de terminación diferentes. En comparación con las familias lógicas que utilizan formatos de señalización diferencial de bajo voltaje (LVDS) con oscilaciones más pequeñas o bordes más lentos, las familias lógicas como la lógica de emisor acoplado positivo de bajo voltaje (LVPECL), con oscilaciones más grandes y bordes más rápidos, cruzan la región del umbral del receptor más rápidamente. Esto reduce la sensibilidad a pequeñas variaciones en el ruido o en las condiciones de suministro durante la transición. El estilo de terminación y la topología de los controladores también influyen en la uniformidad de las transiciones de una señal bajo carga, lo que contribuye a las diferencias en el comportamiento de las fluctuaciones entre las distintas familias lógicas.

Voltaje de alimentación: El voltaje de alimentación afecta a la fluctuación aditiva porque las variaciones en el carril de alimentación pueden desplazar los umbrales de conmutación internos de los circuitos del búfer y alterar momentáneamente la temporización efectiva de los flancos a medida que el dispositivo regenera el reloj de entrada. Cuando el ruido de alimentación modula estos umbrales, aunque sea ligeramente, el flanco de reloj puede cruzar el umbral antes o después de lo previsto, produciendo una incertidumbre de temporización adicional. Por supuesto, este efecto es más pronunciado con flancos de entrada más lentos o familias lógicas que generan oscilaciones de tensión más pequeñas, en las que la señal solo supera marginalmente el umbral de conmutación.

Características de rendimiento del búfer de reloj: Las características del búfer de reloj determinan en última instancia la eficacia con la que gestiona los factores que influyen en la fluctuación aditiva a través de un árbol de reloj.

Cómo los búferes de reloj diferencial facilitan la precisión de la temporización

A medida que los requisitos del sistema se hacen más estrictos, los búferes de reloj SKY535xx de Skyworks proporcionan la combinación de fluctuación aditiva ultrabaja y compatibilidad con diferentes familias lógicas necesaria en las arquitecturas de temporización de precisión. Su rendimiento y flexibilidad satisfacen los requisitos de una amplia gama de casos de uso, incluidos los sistemas PCIe Express Gen1 a Gen7, las redes de alta velocidad, los sistemas industriales y integrados críticos para la temporización, la conversión de formatos de dominio de reloj y la sincronización en aplicaciones inalámbricas y de instrumentación sensibles a la temporización.

La etapa de entrada flexible de estos dispositivos cuenta con un multiplexor 3:1 que admite dos entradas universales de cualquier formato (CLK0, CLK1) y una entrada de cristal (XA). Su etapa de salida incluye dos bancos de salida de reloj (Banco A y Banco B) que admiten 10 salidas diferenciales totales en el SKY53510, ocho en el SKY53580 y cuatro en el SKY53540.

Además, los dispositivos SKY535xx proporcionan pines de alimentación independientes para la lógica del núcleo (VDD), la salida de referencia (REFOUT), el controlador del reloj (VDDOC) y cada banco de salida (VDDOA, VDDOB) (figura 2). También integran reguladores de baja caída (LDO) para ayudar a mantener un elevado rechazo de la fuente de alimentación, al tiempo que simplifican el diseño al reducir el número de componentes externos necesarios para soportar un funcionamiento de baja fluctuación.

Figura 2: Los dispositivos SKY535xx admiten configuraciones complejas de árbol de reloj, incluido un multiplexor de entrada 3:1 y dos bancos de salida independientes, lo que permite una distribución de reloj de baja fluctuación en múltiples formatos y voltajes. (Fuente de la imagen: Skyworks)

Para soportar la flexibilidad a través de múltiples familias lógicas y carriles de alimentación, las dos entradas universales de la familia SKY535xx aceptan una amplia gama de formatos de reloj y rangos de tensión ampliamente utilizados en CLK0 y CLK1. Estos formatos incluyen LVPECL, LVDS, LVDS escalado (S-LVDS), lógica de dirección de corriente de alta velocidad (HSL), lógica de modo de corriente (CML), lógica de terminación en serie con stub (SSTL), lógica de transceptor de alta velocidad (HSTL) y CMOS de bajo voltaje acoplado a CA (LVCMOS) a 1.8 V, 2.5 V o 3.3 V.

Diseñados para funcionar de forma independiente a partir de fuentes dedicadas de 1.8 V, 2.5 V o 3.3 V, los dos bancos de salida de los dispositivos SKY535xx pueden programarse para generar salidas LVPECL, LVDS, S-LVDS, HCSL o tristate (Hi-Z) utilizando los pines de control de formato de señal de salida SFOUTA y SFOUTB para el banco de salida A y el banco B, respectivamente (figura 3).

Figura 3: Los pines de control del formato de la señal de salida dedicadas (SFOUTx) permiten la selección independiente del formato de la señal de salida para cada uno de los dos bancos de salida del dispositivo SKY535xx. (Fuente de la imagen: Skyworks)

Construidos para la distribución del reloj de alto rendimiento, los dispositivos SKY535xx admiten el funcionamiento a alta frecuencia con cada formato de salida, incluyendo corriente continua (CC) a 3.1 gigahercios (GHz) para LVPECL, CC a 3 GHz para LVDS y CC a 800 MHz para HCSL. Al mismo tiempo, presentan una fluctuación aditiva ultrabaja en todos los formatos. Por ejemplo, estos dispositivos muestran un jitter aditivo de solo 35 femtosegundos (fs) RMS (típico) y 47 fs RMS (máximo) para un reloj de 156,25 megahercios (MHz) en formato LVPECL, medido con un ancho de banda de integración de 12 kilohercios (kHz) a 20 MHz (figura 4). Demuestran un rendimiento similar en otros formatos de salida, con solo un modesto aumento de las fluctuaciones a frecuencias más bajas.

Figura 4: Los dispositivos SKY535xx presentan una fluctuación aditiva ultrabaja en todos sus formatos lógicos de salida, con solo un modesto aumento de la fluctuación a frecuencias más bajas. (Fuente de la imagen: Skyworks)

La combinación de rendimiento y flexibilidad que ofrecen los dispositivos SKY535xx de Skyworks los hace especialmente eficaces para soportar arquitecturas de temporización complejas que requieren la coexistencia de múltiples dominios de reloj, estándares de señalización y niveles de tensión sin comprometer el rendimiento de fluctuación. Su fanout escalable admite la ampliación del árbol de reloj sin necesidad de dispositivos adicionales que podrían introducir más fluctuación aditiva o incertidumbre de temporización y aumentar el costo y la complejidad del diseño. Además, al admitir múltiples formatos y niveles de salida, un único dispositivo SKY535xx puede servir a puntos finales heterogéneos, lo que simplifica el diseño y reduce el número de dispositivos de búfer necesarios.

Para ayudar a garantizar unas señales de reloj limpias en las redes de distribución ampliadas, el controlador REFOUT de la familia SKY535xx incorpora un muestreo síncrono de referencia de salida habilitada (OE_REF), lo que garantiza que REFOUT comience a conmutar solo en los límites de reloj definidos. Esta característica ayuda a estabilizar el comportamiento de la temporización aguas abajo evitando impulsos malformados que, de lo contrario, podrían provocar una detección de flancos falsa o transiciones espurias, lo que daría lugar a transiciones ambiguas o incompletas en la lógica descendente.

Implementación de soluciones de distribución de reloj de fluctuación ultrabaja

Para lograr el rendimiento nominal de fluctuación aditiva, Skyworks recomienda operar estos dispositivos con una tasa de variación diferencial de 3.0 V por nanosegundo (V/ns) y de 1.0 V/ns para los formatos de un solo extremo. Como se ha señalado anteriormente, la fluctuación aditiva puede aumentar a medida que disminuye la tasa de variación con cualquier búfer de reloj. Con estos dispositivos, sin embargo, los diseñadores pueden utilizar la entrada de cristal XA integrada para reducir la fluctuación aditiva en los diseños de distribución de reloj que funcionan a frecuencias más lentas o amplitudes más bajas, lo que reduce las tasas de variación. Una comparación de la fluctuación aditiva resultante de conducir la entrada CLK0 o XA con una onda sinusoidal de un solo extremo muestra que la entrada de cristal XA puede mostrar una fluctuación reducida (Figura 5).

Figura 5: A frecuencias y amplitudes de entrada más bajas, la conducción de la entrada XA con una onda sinusoidal de un solo extremo puede lograr una fluctuación aditiva menor que la conducción de la entrada CLK0 o CLK1 con la misma señal. (Fuente de la imagen: Skyworks)

Como ya se ha mencionado, la tasa de variación es solo uno de los múltiples factores que afectan a la fluctuación en un árbol de reloj. En consecuencia, el éxito de la aplicación de soluciones complejas de distribución del reloj depende de una evaluación cuidadosa de las configuraciones propuestas y de la medición del rendimiento.

Para ello, la placa de evaluación SKY53510-EVB de Skyworks sirve tanto de plataforma de evaluación como de diseño de referencia para caracterizar el rendimiento del dispositivo y validar las prácticas de implementación. Diseñada para facilitar su uso, la placa no requiere ninguna configuración de software y, en su lugar, proporciona múltiples puentes e interruptores para configurar un SKY53510 de 10 salidas integrado (figura 6).

Figura 6: La placa de evaluación SKY53510-EVB proporciona acceso completo a los pines del búfer de reloj SKY53510 a través de un conjunto de puentes e interruptores, lo que simplifica la evaluación de diferentes configuraciones de funcionamiento del búfer de reloj. (Fuente de la imagen: Skyworks)

Los diseñadores alimentan la placa conectando un adaptador de corriente de pared, un cable USB o una fuente externa de 5 V _CC. Los puentes independientes configuran VDD, VDDOA, VDDOB y VDDOC para un funcionamiento a 1.8 V, 2.5 V o 3.3 V y permiten el uso de los cuatro LDO integrados dedicados o de una fuente de alimentación externa que omita los LDO. Se puede acceder a CLK0 y CLK1 del dispositivo a través de conectores subminiatura versión A (SMA), que admiten relojes diferenciales o de un solo extremo.

Como alternativa, los diseñadores pueden controlar la entrada XA del SKY53510 utilizando el cristal de 54 MHz incorporado o un reloj externo. Los bancos de salida A y B pueden configurarse cada uno de forma independiente para LVPECL, LVDS, S-LVDS, HCSL o Hi-Z mediante un interruptor DIP, y cada banco incluye tensiones de alimentación seleccionables para soportar la conversión de niveles y la distribución de reloj de formato mixto.

La sección de entrada configurable de la placa permite a los diseñadores comparar el comportamiento de las entradas diferenciales en CLK0 y CLK1 con el accionamiento basado en cristal en XA, evaluar el impacto de una terminación de CA y CC adecuada para diferentes familias lógicas y valorar cómo influye la tasa de variación de la entrada en el jitter aditivo. La placa también incluye redes de terminación de referencia para salidas LVPECL, LVDS, S-LVDS y HSL, lo que proporciona ejemplos prácticos para preservar la calidad de los bordes y minimizar las fluctuaciones en los diseños de producción.

La placa incorpora trazas de calibración CAL_IN y CAL_OUT que coinciden exactamente en longitud y geometría de traza con las rutas de entrada y salida, lo que permite una medición precisa de los parámetros de retardo de propagación y desviación de salida a salida que subyacen en el rendimiento de la distribución de reloj multidominio.

Conclusión

Las arquitecturas de temporización necesarias para las aplicaciones de alto rendimiento desafían cada vez más a los diseñadores a distribuir relojes de referencia limpios entre múltiples dominios y formatos de señalización. Los búferes de reloj diferencial SKY535xx de Skyworks superan estos desafíos con su fluctuación aditiva ultrabaja y sus opciones flexibles de entrada y salida.